10M+ Erdvinės dalys sandėlyje
ISO sertifikuotas
Garantija įtraukta
Greitas Pristatymas
Sunku Rasti Dalis?
Mes juos gauname.
Prašyti kainos

Nustatykite ir sulaikymo laiką skaitmeninėse grandinėse

Feb 15 2026
Šaltinis: DiGi-Electronics
Naršyti: 666

Skaitmeninės grandinės priklauso nuo griežto laiko aplink kiekvieną laikrodžio kraštą. Sąrankos laikas ir laikymo laikas apibrėžia, kiek laiko duomenys turi išlikti stabilūs prieš ir po laikrodžio, kad šlepetės išsaugotų teisingą reikšmę ir išvengtų metastabilumo. Šiame straipsnyje išsamiai paaiškinama jų reikšmė, pažeidimų priežastys, keliai nuo registro iki registro, PCB išdėstymo efektai ir praktiniai būdai, kaip išspręsti laiko problemas.

Figure 1. Setup and Hold Time

Sąrankos ir laikymo laikas view

Skaitmeninės grandinės veikia laikrodžiu, ir kiekvienas mažas laiko gabalėlis aplink kiekvieną laikrodžio kraštą yra svarbus. Sinchroninėje sistemoje duomenys perkeliami ir fiksuojami pagal laikrodžio signalą. Realūs signalai nesikeičia akimirksniu, o laikrodžio kraštas turi baigtinį nuolydį. Laidai, loginiai vartai ir vidiniai įrenginio vėlavimai prideda laiko poslinkius.

Kad duomenų fiksavimas būtų saugus, aplink kiekvieną aktyvų laikrodžio kraštą yra nedidelis laiko langas, kuriame įvestis turi išlikti stabili. Sąrankos laikas ir laikymo laikas apibrėžia šį langą, kad šlepetės galėtų teisingai atrinkti duomenis ir išvengti atsitiktinių klaidų ar nestabilių išėjimų.

Nustatykite ir palaikykite laiką įprastose skaitmeninėse grandinėse

Figure 2. Setup and Hold Time in Common Digital Circuits

• Šlepetės procesoriuose, FPGA, ASIC ir mikrovaldikliuose

• Šaltinio sinchroninės sąsajos, kuriose laikrodis ir duomenys keliauja kartu

• Periferinės magistralės, tokios kaip SPI, I²C ir lygiagrečios atminties magistralės

• ADC (analoginis-skaitmeninis keitiklis) ir DAC (skaitmeninis-analoginis keitiklis) sąsajos

• Didelės spartos skaitmeninio ryšio jungtys

Sąrankos laiko reikšmė skaitmeniniu laiku

Figure 3. Meaning of Setup Time in Digital Timing

Sąrankos laikas (Tsetup) yra minimalus laikas, per kurį įvesties duomenys turi išlikti stabilūs iki aktyvaus laikrodžio krašto. Per šį intervalą duomenys, pateikiami flip-flop įvestyje, neturėtų keistis, todėl vidinė atrankos grandinė gali patikimai nustatyti loginį lygį laikrodžio krašte.

Laikymo laiko apibrėžimas ir poveikis duomenų rinkimui

Figure 4. Hold Time Definition and Impact on Data Capture

Sulaikymo laikas (Thold) yra minimalus laikas, per kurį įvesties duomenys turi išlikti stabilūs po aktyvaus laikrodžio krašto. Nors duomenys imami laikrodžio perėjimo metu, šlepetėms reikia trumpo papildomo intervalo, kad būtų užbaigtas fiksavimo procesas. Duomenų stabilumo palaikymas šiuo laikotarpiu užtikrina, kad išsaugota reikšmė būtų tinkamai užfiksuota ir galiotų vėlesniuose loginiuose etapuose.

Sąrankos laiko ir sulaikymo laiko skirtumai

ParametrasSąrankos laikasLaikymo laikas
ApibrėžimasMinimalūs laiko duomenys turi išlikti stabilūs iki laikrodžio kraštoMinimalūs laiko duomenys turi išlikti stabilūs po laikrodžio krašto
Išdavimo kryptisProblema kyla, kai duomenys atkeliauja per vėlai prieš laikrodžio kraštąProblema kyla, kai duomenys pasikeičia per anksti po laikrodžio krašto
Dažna priežastisDuomenų kelias per lėtas (ilga delsa)Duomenų kelias per greitas (labai trumpas uždelsimas)
Tipiškas pataisymasNaudokite lėtesnį laikrodį arba sumažinkite duomenų kelio delsąPapildomos delsos įtraukimas į duomenų kelią, kad duomenys vėliau pasikeistų
Pažeidimo rizikaIšsaugota reikšmė gali būti neteisinga arba nestabili (metastabili)Išsaugota reikšmė gali būti neteisinga arba nestabili (metastabili)

Dažniausios sąrankos ir sulaikymo laiko pažeidimų priežastys

• Laikrodžio pasvirimas – laikrodžio signalas pasiekia skirtingas grandinės dalis šiek tiek skirtingu laiku.

• Laikrodžio virpėjimas – nedideli, atsitiktiniai tikslaus laikrodžio krašto laiko pokyčiai.

• Ilgi kombinuoti loginiai keliai – duomenys per ilgai keliauja per loginius vartus, kol pasiekia šlepetę.

• Nevienodas PCB pėdsakų ilgis – signalai nukeliauja skirtingus atstumus, todėl kai kurie atkeliauja anksčiau ar vėliau nei kiti.

• Signalo skambėjimas ir lėtas kilimo laikas – prasta signalo kokybė arba lėti perėjimai apsunkina aiškaus loginio lygio aptikimą.

• Temperatūros ir įtampos pokyčiai – temperatūros ar maitinimo įtampos pokyčiai turi įtakos signalo greičiui ir laiko riboms.

Sąrankos ir sulaikymo laiko pažeidimų pasekmės

Figure 5. Effects of Setup and Hold Time Violations

Kai nesilaikoma sąrankos ar sulaikymo laiko, šlepetė gali nesugebėti nuspręsti, ar laikrodžio krašte signalas yra AUKŠTAS, ar ŽEMAS. Jis gali pereiti į nestabilią būseną, vadinamą metastabilumu, kai išvestis nusistovi papildomai ir gali trumpam atsidurti tarp galiojančių loginių lygių. Šis nestabilus elgesys gali plisti per grandinę ir sukelti rimtų problemų, tokių kaip:

• Atsitiktinės bitų klaidos

• Sistema sugenda arba nustatoma iš naujo

• Nenuspėjamas grandinės elgesys

• Reti gedimai, kuriuos sunku atsekti

Kaip apibrėžiamos sąrankos ir laikymo laiko reikšmės

Figure 6. How Setup and Hold Time Values Are Defined

Sąrankos ir laikymo laikas matuojamas ir apibrėžiamas mikroschemos bandymo metu. Prietaisas tikrinamas kontroliuojamomis sąlygomis, kad būtų rastos mažiausios laiko ribos, leidžiančios tinkamai veikti su laikrodžiu. Šios laiko ribos priklauso nuo tokių dalykų kaip puslaidininkių procesas, maitinimo įtampa, temperatūros diapazonas ir išvesties apkrova. Kadangi šie veiksniai įvairiuose įrenginiuose keičiasi, tikslios sąrankos ir laikymo laiko reikšmės pateikiamos duomenų lape ir visada turi būti tikrinamos.

Nustatykite ir sulaikykite laiką registro ir registracijos keliuose

Laiko komponentasAprašymas
TclkLaikrodžio laikotarpis (laikas tarp dviejų laikrodžio briaunų)
TcqPirmojo šlepetės laikrodžio ir Q delsa
TdataDelsimas per logiką tarp šlepetės
TsetupPriėmimo šlepetės nustatymo laikas
TskewLaikrodžio pasvirimas tarp dviejų šlepečių

PCB pėdsakų ilgio atitikimas ir nustatymo / laikymo laiko ribos

Figure 7. PCB Trace Length Matching and Setup/Hold Timing Limits

PCB pėdsakų ilgio suderinimas dažnai naudojamas siekiant sumažinti laiko skirtumus tarp laikrodžio ir duomenų signalų, ypač didelės spartos skaitmeniniuose projektuose. Sekimo ilgių atitikimas gali padėti sumažinti iškrypimą, tačiau tai negarantuoja, kad bus įvykdyti nustatymo ir laikymo laiko reikalavimai.

Signalo sklidimas PCB pėdsakais yra labai greitas, todėl norint sukurti reikšmingą delsą vien maršruto parinkimu, dažnai reikia nepraktiškai ilgų pėdsakų. Be to, signalo vientisumo efektai, tokie kaip skambėjimas, varžos neatitikimas ir lėti kraštų perėjimai, gali sutrumpinti galiojantį atrankos langą aplink laikrodžio kraštą, net jei pėdsakų ilgiai yra glaudžiai sutampa.

Dėl šių apribojimų sąrankos ir sulaikymo laikas turi būti patikrintas atliekant laiko analizę, naudojant įrenginio duomenų lapo reikšmes ir kelio vėlavimus, o ne pasikliauti tik PCB ilgio atitikimu kaip laiko fiksavimu.

Sąrankos laiko pažeidimų taisymas skaitmeninėse sistemose

• Sumažinkite kombinuotos logikos gylį, kad duomenys galėtų gauti greičiau

• Sumažinkite laikrodžio dažnį, kad kiekviename cikle būtų daugiau laiko

• Naudokite greitesnius loginius įrenginius su trumpesniais vidiniais vėlavimais

• Pagerinkite signalo vientisumą, kad perėjimai būtų švaresni ir stabilesni

• Pridėkite srauto etapus, kad suskaidytumėte ilgus loginius kelius į mažesnius žingsnius

• Sumažinkite talpinę apkrovą, kad signalai galėtų greičiau persijungti

Sulaikymo laiko pažeidimų nustatymas skaitmeninėse sistemose

• Pridėkite buferio vėlavimą, kad sulėtintumėte duomenų kelią

• Sureguliuokite laikrodžio medį, kad sumažintumėte nepageidaujamą laikrodžio pasvirimą

• Įdėkite mažus RC delsos tinklus, kai jie yra saugūs ir tinkami

• Naudokite programuojamus delsos blokus FPGA, kad tiksliai sureguliuotumėte duomenų atvykimo laiką

Išvada

Sąrankos ir laikymo laikas apibrėžia galiojantį laiko langą aplink laikrodžio kraštą, kuris užtikrina patikimą duomenų fiksavimą sinchroninėse skaitmeninėse sistemose. Šioms laiko riboms įtakos turi laikrodžio elgesys, loginis vėlavimas, signalo kokybė ir fizinis įgyvendinimas. Analizuodami realius duomenų kelius pagal duomenų lapo specifikacijas ir taikydami tikslinius sąrankos ir laikymo apribojimų pataisymus, dizaineriai gali išlaikyti saugias laiko ribas procesų, įtampos ir temperatūros svyravimams.

Dažnai užduodami klausimai [DUK]

Kaip nustatymas ir laikymo laikas riboja laikrodžio greitį?

Laikrodžio greitis turi būti pakankamai lėtas, kad duomenys paliktų vieną šlepetę, pereitų per logiką ir vis tiek atitiktų sąrankos laiką kitame šlepetėje. Jei laikrodis per greitas, nutrūksta sąrankos laikas ir grandinė sugenda.

Kas yra laiko laisvumas?

Laiko laisvumas yra riba tarp reikiamo atvykimo laiko ir faktinio duomenų atvykimo laiko. Teigiamas laisvumas reiškia, kad laikas yra saugus. Neigiamas laisvumas reiškia sąrankos arba sulaikymo pažeidimą.

Ar sąrankos ar sulaikymo laikas gali būti neigiamas?

Taip. Neigiamas nustatymo arba sulaikymo skaičius gaunamas iš vidinio laiko šlepetės viduje. Tai reiškia, kad saugus langas yra perkeltas, o ne tai, kad laiko patikrinimai gali būti praleisti.

Kaip statinė laiko analizė tikrina laiką?

Statinė laiko analizė apskaičiuoja visus kelio vėlavimus. Jis patikrina sąranką kitame laikrodžio krašte ir laikosi iškart po dabartinio krašto. Bet koks kelias su neigiamu laisvumu pranešamas kaip pažeidimas.

Kodėl laikrodžio domenų kirtimas yra rizikingas dėl laiko?

Kai signalas kerta nesusijusius laikrodžius, jo kraštai nesutampa su naujuoju laikrodžiu. Tai dažnai nutraukia sąrankos ar sulaikymo laiką ir gali sukelti metastabilumą, nebent naudojami sinchronizatoriai ar FIFO.

Prašyti pasiūlymo (Išsiuntimas rytoj)